José Carlos Alves Pereira Monteiro


AuthID: R-000-85F

Publicações Confirmadas: 134



101
TÍTULO: Low Power Architectures for FFT and FIR Dedicated Datapaths
AUTORES: Costa, E; Bampi, S; Monteiro, J ;
PUBLICAÇÃO: 2003, FONTE: 46th IEEE International Midwest Symposium on Circuits and Systems, MWSCAS 2003 in Midwest Symposium on Circuits and Systems, VOLUME: 3
INDEXADO EM: Scopus CrossRef: 1
NO MEU: ORCID | CIÊNCIAVITAE
102
TÍTULO: A new architecture for 2's complement Gray encoded array multiplier
AUTORES: Costa, E; Bampi, S; Monteiro, J ;
PUBLICAÇÃO: 2002, FONTE: 15th Symposium on Integrated Circuits and Systems Design in 15TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, PROCEEDINGS
INDEXADO EM: WOS CrossRef: 7
NO MEU: ORCID | CIÊNCIAVITAE
103
TÍTULO: A new architecture for signed Radix-2(m) pure array multipliers  Full Text
AUTORES: Costa, E; Bampi, S; Monteiro, J ;
PUBLICAÇÃO: 2002, FONTE: 20th IEEE International Conference on Computer Design in ICCD'2002: IEEE INTERNATIONAL CONFERENCE ON COMPUTER DESIGN: VLSI IN COMPUTERS AND PROCESSORS, PROCEEDINGS
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | ResearcherID | CIÊNCIAVITAE
104
TÍTULO: Implicit FSM decomposition applied to low-power design  Full Text
AUTORES: Monteiro, JC ; Oliveira, AL ;
PUBLICAÇÃO: 2002, FONTE: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOLUME: 10, NÚMERO: 5
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | ResearcherID | CIÊNCIAVITAE
105
TÍTULO: Optimization of combinational and sequential logic circuits for low power using precomputation
AUTORES: Monteiro, J ; Rinderknecht, J; Devadas, S; Ghosh, A;
PUBLICAÇÃO: 2002, FONTE: Proceedings Sixteenth Conference on Advanced Research in VLSI
INDEXADO EM: CrossRef: 15
NO MEU: ORCID | CIÊNCIAVITAE
106
TÍTULO: Probabilistic bottom-up RTL power estimation
AUTORES: Ferreira, R; A.-M Trullemans; Costa, J; Monteiro, J ;
PUBLICAÇÃO: 2002, FONTE: Proceedings IEEE 2000 First International Symposium on Quality Electronic Design (Cat. No. PR00525)
INDEXADO EM: CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
107
TÍTULO: Retiming sequential circuits for low power
AUTORES: Monteiro, J ; Devadas, S; Ghosh, A;
PUBLICAÇÃO: 2002, FONTE: Proceedings of 1993 International Conference on Computer Aided Design (ICCAD)
INDEXADO EM: CrossRef: 92
NO MEU: ORCID | CIÊNCIAVITAE
108
TÍTULO: Power efficient arithmetic operand encoding
AUTORES: Costa, E; Bampi, S; Monteiro, J ;
PUBLICAÇÃO: 2001, FONTE: 14th Symposium on Integrated Circuits and Systems Design in 14TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, PROCEEDINGS
INDEXADO EM: WOS
NO MEU: ResearcherID
109
TÍTULO: Power efficient arithmetic operand encoding [CMOS circuits]
AUTORES: Costa, E; Bampi, S; Monteiro, J ;
PUBLICAÇÃO: 2001, FONTE: 14th Symposium on Integrated Circuits and Systems Design, SBCCI 2001 in Proceedings - 14th Symposium on Integrated Circuits and Systems Design, SBCCI 2001
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
110
TÍTULO: Power optimized Viterbi decoder implementation through architectural transforms
AUTORES: Portela, J; Monteiro, J ;
PUBLICAÇÃO: 2001, FONTE: 14th Symposium on Integrated Circuits and Systems Design, SBCCI 2001 in Proceedings - 14th Symposium on Integrated Circuits and Systems Design, SBCCI 2001
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
Página 11 de 14. Total de resultados: 134.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2025 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service