José Carlos Alves Pereira Monteiro


AuthID: R-000-85F

Publicações Confirmadas: 134



71
TÍTULO: Optimization of Area and Delay at Gate-Level in Multiple Constant Multiplications
AUTORES: Aksoy, L ; Costa, E; Flores, P ; Monteiro, J ;
PUBLICAÇÃO: 2010, FONTE: 13th Euromicro Conference on Digital System Design on Architectures, Methods and Tools in 13TH EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN: ARCHITECTURES, METHODS AND TOOLS
INDEXADO EM: Scopus WOS
72
TÍTULO: Optimization of Area and Delay at Gate-Level in Multiple Constant Multiplications
AUTORES: Levent Aksoy; Eduardo Costa; Paulo Flores ; Jose Monteiro ;
PUBLICAÇÃO: 2010, FONTE: 2010 13th Euromicro Conference on Digital System Design: Architectures, Methods and Tools
INDEXADO EM: CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
73
TÍTULO: Radix-2 Decimation in Time (DIT) FFT implementation based on a matrix-multiple constant multiplication approach
AUTORES: Ghissoni, S; Costa, E; Lazzari, C; Monteiro, J ; Aksoy, L ; Reis, R;
PUBLICAÇÃO: 2010, FONTE: 2010 IEEE International Conference on Electronics, Circuits, and Systems, ICECS 2010 in 2010 IEEE International Conference on Electronics, Circuits, and Systems, ICECS 2010 - Proceedings
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
74
TÍTULO: Voltage-mode Quaternary FPGAs: An Evaluation of Interconnections
AUTORES: Cristiano Lazzari; Paulo Flores ; Jose Monteiro ; Luigi Carro;
PUBLICAÇÃO: 2010, FONTE: International Symposium on Circuits and Systems Nano-Bio Circuit Fabrics and Systems (ISCAS 2010) in 2010 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
75
TÍTULO: A MILP-based Approach to Path Sensitization of Embedded Software
AUTORES: Costa, JC; Monteiro, JC ;
PUBLICAÇÃO: 2009, FONTE: Design, Automation and Test in Europe Conference and Exhibition in DATE: 2009 DESIGN, AUTOMATION & TEST IN EUROPE CONFERENCE & EXHIBITION, VOLS 1-3
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
76
TÍTULO: Generating Worst-Case Stimuli for Accurate Power Grid Analysis
AUTORES: Pedro Marques Morgado; Paulo F Flores ; Jose C Monteiro ; Silveira, L. Miguel ;
PUBLICAÇÃO: 2009, FONTE: 18th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS) in INTEGRATED CIRCUIT AND SYSTEMS DESIGN: POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION, VOLUME: 5349
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
77
TÍTULO: Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation
AUTORES: Lars Svensson; José Monteiro ;
PUBLICAÇÃO: 2009, FONTE: Lecture Notes in Computer Science
INDEXADO EM: CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
78
TÍTULO: Parameter Timing in SVM-Based Power Macro-Modeling
AUTORES: Antonio Gusmao; Silveira, L. Miguel ; Jose Monteiro ;
PUBLICAÇÃO: 2009, FONTE: 10th International Symposium on Quality Electronic Design in ISQED 2009: PROCEEDINGS 10TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, VOLS 1 AND 2
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
79
TÍTULO: Power and Delay Comparison of Binary and Quaternary Arithmetic Circuits
AUTORES: Cristiano Lazzari; Paulo Flores ; Jose Carlos Monteiro ;
PUBLICAÇÃO: 2009, FONTE: 3rd International Conference on Signals, Circuits and Systems in 2009 3RD INTERNATIONAL CONFERENCE ON SIGNALS, CIRCUITS AND SYSTEMS (SCS 2009)
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
80
TÍTULO: Computation of the minimal set of paths for observability-based statement coverage
AUTORES: Costa, J; Monteiro, J ;
PUBLICAÇÃO: 2008, FONTE: 15th International Conference on Mixed Design of Integrated Circuits and Systems, MIXDES 2008 in Proceedings of The 15th International Conference Mixed Design of Integrated Circuits and Systems, MIXDES 2008
INDEXADO EM: Scopus
NO MEU: ORCID | CIÊNCIAVITAE
Página 8 de 14. Total de resultados: 134.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2025 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service