Luís Jorge Brás Monteiro Guerra e Silva


AuthID: R-000-9HS

Publicações Confirmadas: 14



11
TÍTULO: Solving satisfiability in combinational circuits  Full Text
AUTORES: Marques Silva, J ; Silva, LGE ;
PUBLICAÇÃO: 2003, FONTE: IEEE DESIGN & TEST OF COMPUTERS, VOLUME: 20, NÚMERO: 4
INDEXADO EM: Scopus WOS DBLP CrossRef: 10 Unpaywall
NO MEU: ORCID | CIÊNCIAVITAE
12
TÍTULO: Satisfiability models and algorithms for circuit delay computation  Full Text
AUTORES: Silva, LGE ; Marques Silva, J ; Silveira, L. Miguel ; Sakallah, KA;
PUBLICAÇÃO: 2002, FONTE: ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS, VOLUME: 7, NÚMERO: 1
INDEXADO EM: Scopus WOS DBLP CrossRef Unpaywall
NO MEU: ORCID | CIÊNCIAVITAE
13
TÍTULO: Algorithms for solving Boolean Satisfiability in combinational circuits
AUTORES: Silva, LGE ; Silveira, L. Miguel ; Marques Silva, J ;
PUBLICAÇÃO: 1999, FONTE: Design, Automation and Test in Europe Conference and Exhibition in DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE AND EXHIBITION 1999, PROCEEDINGS
INDEXADO EM: Scopus WOS DBLP CrossRef: 5
NO MEU: CIÊNCIAVITAE
14
TÍTULO: Realistic delay modeling in satisfiability-based timing analysis
AUTORES: Silva, LG ; Silva, JPM ; Silveira, L. Miguel ; Sakallah, KA;
PUBLICAÇÃO: 1998, FONTE: IEEE International Symposium on Circuits and Systems (ISCAS 98) in ISCAS '98 - PROCEEDINGS OF THE 1998 INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-6
INDEXADO EM: WOS CrossRef: 8
NO MEU: ORCID | CIÊNCIAVITAE
Página 2 de 2. Total de resultados: 14.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2025 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service