31
TÍTULO: Programmable logic devices: a test approach for the Input / Output blocks and Pad-to-Pin interconnections
AUTORES: Manuel G Gericota; Gustavo R Alves; Miguel L Silva; José M Ferreira;
PUBLICAÇÃO: 2003
INDEXADO EM: Handle
32
TÍTULO: Concurrent replication of active logic blocks: a core solution for online testing and logic space defragmentation in reconfigurable systems
AUTORES: Manuel G Gericota; Gustavo R Alves; Miguel L Silva; J. M. Martins Ferreira;
PUBLICAÇÃO: 2003
INDEXADO EM: Handle
35
TÍTULO: Dynamic Replication: The Core of a Truly Non-Intrusive SRAM-based FPGA Structural Concurrent Test Methodology
AUTORES: Manuel G Gericota; Gustavo R. Alves ;
PUBLICAÇÃO: 2002, FONTE: 3rd Latin American Test Workshop, LATW 2002, Montevideo, Uruguay, February 10-13, 2002.
INDEXADO EM: DBLP Handle
36
TÍTULO: AR2T: Implementing a Truly SRAM-based FPGA On-Line Concurrent Testing
AUTORES: Manuel G Gericota; Gustavo R Alves; Miguel L Silva; Ferreira, J. M. Martins;
PUBLICAÇÃO: 2002, FONTE: 7th European Test Workshop (ETW’02)
INDEXADO EM: Handle
37
TÍTULO: On-line Testing of FPGA Logic Blocks Using Active Replication
AUTORES: Manuel G Gericota; Gustavo R Alves; Miguel L Silva; José M Ferreira;
PUBLICAÇÃO: 2002, FONTE: Norwegian Computer Science Conference (NIK’02)
INDEXADO EM: Handle
38
TÍTULO: AR2T : implementing a truly SRAM-based FPGA on-line concurrent testing
AUTORES: Manuel Gericota; Gustavo Alves; Miguel L M da Silva; José M Martins Ferreira;
PUBLICAÇÃO: 2002
INDEXADO EM: Handle
39
TÍTULO: On-line testing of FPGA logic blocks using active replication
AUTORES: Manuel Gericota; Gustavo R Alves; Miguel L Silva; José M M Ferreira;
PUBLICAÇÃO: 2002
INDEXADO EM: Handle
40
TÍTULO: Dynamically Rotate And Free for Test: The Path for FPGA Concurrent Test
AUTORES: Manuel G Gericota; Gustavo R. Alves ; José M Ferreira;
PUBLICAÇÃO: 2001, FONTE: 2nd Latin American Test Workshop, LATW 2001, Cancun, Mexico, February 11-14, 2001.
INDEXADO EM: DBLP Handle
Página 4 de 6. Total de resultados: 54.