José Carlos Alves Pereira Monteiro
AuthID: R-000-85F
51
TÃTULO: A probabilistic approach for RT-level power modeling
AUTORES: Costa, J; Monteiro, J; Silveira, L. Miguel ; Devadas, S;
PUBLICAÇÃO: 1999, FONTE: 6th IEEE International Conference on Electronics, Circuits and Systems, ICECS 1999 in Proceedings of the IEEE International Conference on Electronics, Circuits, and Systems, VOLUME: 2
AUTORES: Costa, J; Monteiro, J; Silveira, L. Miguel ; Devadas, S;
PUBLICAÇÃO: 1999, FONTE: 6th IEEE International Conference on Electronics, Circuits and Systems, ICECS 1999 in Proceedings of the IEEE International Conference on Electronics, Circuits, and Systems, VOLUME: 2
52
TÃTULO: Computer-Aided Design Techniques for Low Power Sequential Logic Circuits
AUTORES: José Monteiro; Srinivas Devadas;
PUBLICAÇÃO: 1997
AUTORES: José Monteiro; Srinivas Devadas;
PUBLICAÇÃO: 1997
53
TÃTULO: Power estimation methods for sequential logic circuits Full Text
AUTORES: Chi-Ying Tsui, ; Monteiro, J; Massoud Pedram, ; Srinivas Devadas, ; A.M Despain; Lin, B;
PUBLICAÇÃO: 1995, FONTE: IEEE Transactions on Very Large Scale Integration (VLSI) Systems - IEEE Trans. VLSI Syst., VOLUME: 3, NÚMERO: 3
AUTORES: Chi-Ying Tsui, ; Monteiro, J; Massoud Pedram, ; Srinivas Devadas, ; A.M Despain; Lin, B;
PUBLICAÇÃO: 1995, FONTE: IEEE Transactions on Very Large Scale Integration (VLSI) Systems - IEEE Trans. VLSI Syst., VOLUME: 3, NÚMERO: 3
