José Carlos Alves Pereira Monteiro
AuthID: R-000-85F
51
TÃTULO: Power efficient arithmetic operand encoding [CMOS circuits]
AUTORES: Costa, E; Bampi, S; Monteiro, J;
PUBLICAÇÃO: 2001, FONTE: 14th Symposium on Integrated Circuits and Systems Design, SBCCI 2001 in Proceedings - 14th Symposium on Integrated Circuits and Systems Design, SBCCI 2001
AUTORES: Costa, E; Bampi, S; Monteiro, J;
PUBLICAÇÃO: 2001, FONTE: 14th Symposium on Integrated Circuits and Systems Design, SBCCI 2001 in Proceedings - 14th Symposium on Integrated Circuits and Systems Design, SBCCI 2001
INDEXADO EM: 
Scopus 
CrossRef
Scopus CrossRef NO MEU: 
ORCID | 
CIÊNCIAVITAE
ORCID | CIÊNCIAVITAE52
TÃTULO: Power optimized Viterbi decoder implementation through architectural transforms
AUTORES: Portela, J; Monteiro, J;
PUBLICAÇÃO: 2001, FONTE: 14th Symposium on Integrated Circuits and Systems Design, SBCCI 2001 in Proceedings - 14th Symposium on Integrated Circuits and Systems Design, SBCCI 2001
AUTORES: Portela, J; Monteiro, J;
PUBLICAÇÃO: 2001, FONTE: 14th Symposium on Integrated Circuits and Systems Design, SBCCI 2001 in Proceedings - 14th Symposium on Integrated Circuits and Systems Design, SBCCI 2001
INDEXADO EM: Scopus CrossRef
Scopus CrossRef NO MEU: ORCID | CIÊNCIAVITAE
ORCID | CIÊNCIAVITAE53
TÃTULO: A probabilistic approach for RT-level power modeling
AUTORES: Costa, J; Monteiro, J; Silveira, L. Miguel ; Devadas, S;
PUBLICAÇÃO: 1999, FONTE: 6th IEEE International Conference on Electronics, Circuits and Systems, ICECS 1999 in Proceedings of the IEEE International Conference on Electronics, Circuits, and Systems, VOLUME: 2
AUTORES: Costa, J; Monteiro, J; Silveira, L. Miguel ; Devadas, S;
PUBLICAÇÃO: 1999, FONTE: 6th IEEE International Conference on Electronics, Circuits and Systems, ICECS 1999 in Proceedings of the IEEE International Conference on Electronics, Circuits, and Systems, VOLUME: 2
INDEXADO EM: Scopus CrossRef
Scopus CrossRef NO MEU: ORCID | CIÊNCIAVITAE
ORCID | CIÊNCIAVITAE54
TÃTULO: Computer-Aided Design Techniques for Low Power Sequential Logic Circuits
AUTORES: José Monteiro; Srinivas Devadas;
PUBLICAÇÃO: 1997
AUTORES: José Monteiro; Srinivas Devadas;
PUBLICAÇÃO: 1997
NO MEU: ORCID | CIÊNCIAVITAE
ORCID | CIÊNCIAVITAE55
TÃTULO: Power estimation methods for sequential logic circuits Full Text
AUTORES: Chi-Ying Tsui, ; Monteiro, J; Massoud Pedram, ; Srinivas Devadas, ; A.M Despain; Lin, B;
PUBLICAÇÃO: 1995, FONTE: IEEE Transactions on Very Large Scale Integration (VLSI) Systems - IEEE Trans. VLSI Syst., VOLUME: 3, NÚMERO: 3
AUTORES: Chi-Ying Tsui, ; Monteiro, J; Massoud Pedram, ; Srinivas Devadas, ; A.M Despain; Lin, B;
PUBLICAÇÃO: 1995, FONTE: IEEE Transactions on Very Large Scale Integration (VLSI) Systems - IEEE Trans. VLSI Syst., VOLUME: 3, NÚMERO: 3
INDEXADO EM: CrossRef
CrossRef NO MEU: ORCID | CIÊNCIAVITAE
ORCID | CIÊNCIAVITAE