Mário Pereira Véstias


AuthID: R-000-CZ3

Publicações Confirmadas: 130



111
TÍTULO: A dynamic buffer resize technique for networks-on-chip on FPGA
AUTORES: Vestias, MP ; Neto, HC ;
PUBLICAÇÃO: 2011, FONTE: 2011 7th Southern Conference on Programmable Logic, SPL 2011 in Proceedings of the 2011 7th Southern Conference on Programmable Logic, SPL 2011
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
112
TÍTULO: Iterative decimal multiplication using binary arithmetic
AUTORES: Vestias, MP ; Neto, HC ;
PUBLICAÇÃO: 2011, FONTE: 2011 7th Southern Conference on Programmable Logic, SPL 2011 in Proceedings of the 2011 7th Southern Conference on Programmable Logic, SPL 2011
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
113
TÍTULO: Revisiting the Newton-Raphson iterative method for decimal division
AUTORES: Vestias, MP ; Neto, HC ;
PUBLICAÇÃO: 2011, FONTE: 21st International Conference on Field Programmable Logic and Applications, FPL 2011 in Proceedings - 21st International Conference on Field Programmable Logic and Applications, FPL 2011
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
114
TÍTULO: A DCM Demapper for MB-OFDM on FPGA
AUTORES: Mario Vestias ; Hugo Santos; Helena Sarmento ;
PUBLICAÇÃO: 2010, FONTE: IEEE International Conference on Consumer Electronics in 2010 DIGEST OF TECHNICAL PAPERS INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS ICCE
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
115
TÍTULO: Implementing and testing the FPGA prototype of a DCM demodulator using the Matlab/Simulink environment
AUTORES: Hugo Santos; Mario Vestias ; Helena Sarmento;
PUBLICAÇÃO: 2010, FONTE: 1st IEEE Latin American Symposium on Circuits and Systems (LASCAS) in 2010 FIRST IEEE LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS (LASCAS)
INDEXADO EM: WOS
NO MEU: ORCID | CIÊNCIAVITAE
116
TÍTULO: Parallel decimal multipliers using binary multipliers
AUTORES: Vestias, MP ; Neto, HC ;
PUBLICAÇÃO: 2010, FONTE: 6th Southern Programmable Logic Conference, SPL 2010 in 6th Southern Programmable Logic Conference, SPL 2010 - Proceedings
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
117
TÍTULO: Double-precision Gauss-Jordan Algorithm with Partial Pivoting on FPGAs
AUTORES: Rui Duarte; Horacio Neto ; Mario Vestias ;
PUBLICAÇÃO: 2009, FONTE: 12th Euromicro Conference on Digital System Design, Architectures, Methods and Tools in PROCEEDINGS OF THE 2009 12TH EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN, ARCHITECTURES, METHODS AND TOOLS
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
118
TÍTULO: Run-Time Reconfigurable Array using Magnetic RAM
AUTORES: Victor Silva; Luis B Oliveira ; Jorge R Fernandes ; Mario P Vestias ; Horacio C Neto ;
PUBLICAÇÃO: 2009, FONTE: 12th Euromicro Conference on Digital System Design, Architectures, Methods and Tools in PROCEEDINGS OF THE 2009 12TH EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN, ARCHITECTURES, METHODS AND TOOLS
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
119
TÍTULO: Architectural tradeoffs in the design of barrel shifters for reconfigurable computing
AUTORES: Horacio C Neto ; Mario P Vestias ;
PUBLICAÇÃO: 2008, FONTE: 4th Southern Conference on Programmable Logic in 2008 4TH SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC, PROCEEDINGS
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
120
TÍTULO: DECIMAL MULTIPLIER ON FPGA USING EMBEDDED BINARY MULTIPLIERS
AUTORES: Horacio C Neto ; Mario R Vestias ;
PUBLICAÇÃO: 2008, FONTE: 18th International Conference on Field Programmable and Logic Applications in 2008 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE AND LOGIC APPLICATIONS, VOLS 1 AND 2
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
Página 12 de 13. Total de resultados: 130.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2026 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service