Mário Pereira Véstias
AuthID: R-000-CZ3
1
TÃTULO: PT-Float: A Floating-Point Unit with Dynamically Varying Exponent and Fraction Sizes
AUTORES: de Sousa, Jose T.; Lopes, Joao D.; Serodio, Micaela; Neto, Horacio C.; Vestias, Mario P.;
PUBLICAÇÃO: 2024, FONTE: 31st Symposium on Computer Arithmetic (ARITH) in PROCEEDINGS 2024 IEEE 31ST SYMPOSIUM ON COMPUTER ARITHMETIC, ARITH 2024
AUTORES: de Sousa, Jose T.; Lopes, Joao D.; Serodio, Micaela; Neto, Horacio C.; Vestias, Mario P.;
PUBLICAÇÃO: 2024, FONTE: 31st Symposium on Computer Arithmetic (ARITH) in PROCEEDINGS 2024 IEEE 31ST SYMPOSIUM ON COMPUTER ARITHMETIC, ARITH 2024
INDEXADO EM:
Scopus
WOS


2
TÃTULO: High-Performance Embedded System for Onboard Object Detection in Hyperspectral Images
AUTORES: Vestiasa, Mario; Nascimento, Jose;
PUBLICAÇÃO: 2024, FONTE: 2024 Conference on Artificial Intelligence and Image and Signal Processing for Remote Sensing in ARTIFICIAL INTELLIGENCE AND IMAGE AND SIGNAL PROCESSING FOR REMOTE SENSING XXX, VOLUME: 13196
AUTORES: Vestiasa, Mario; Nascimento, Jose;
PUBLICAÇÃO: 2024, FONTE: 2024 Conference on Artificial Intelligence and Image and Signal Processing for Remote Sensing in ARTIFICIAL INTELLIGENCE AND IMAGE AND SIGNAL PROCESSING FOR REMOTE SENSING XXX, VOLUME: 13196
INDEXADO EM:
Scopus
WOS


3
TÃTULO: Deep learning on Edge: Challenges and trends
AUTORES: Mário Véstias;
PUBLICAÇÃO: 2022, FONTE: Research Anthology on Edge Computing Protocols, Applications, and Integration
AUTORES: Mário Véstias;
PUBLICAÇÃO: 2022, FONTE: Research Anthology on Edge Computing Protocols, Applications, and Integration
INDEXADO EM:
Scopus

4
TÃTULO: Decimal multiplication in FPGA with a novel decimal adder/subtractor
AUTORES: Mário Véstias; Horácio C Neto;
PUBLICAÇÃO: 2021, FONTE: Algorithms, VOLUME: 14, NÚMERO: 7
AUTORES: Mário Véstias; Horácio C Neto;
PUBLICAÇÃO: 2021, FONTE: Algorithms, VOLUME: 14, NÚMERO: 7
INDEXADO EM:
Handle

5
TÃTULO: Stochastic theater: stochastic datapath generation framework for fault-tolerant IoT sensors
AUTORES: Rui P Duarte; Mário Véstias; Carlos Carvalho; João Casaleiro;
PUBLICAÇÃO: 2018, FONTE: i-ETC: ISEL Academic Journal of Electronics, Telecommunications and Computers, VOLUME: 4, NÚMERO: 1
AUTORES: Rui P Duarte; Mário Véstias; Carlos Carvalho; João Casaleiro;
PUBLICAÇÃO: 2018, FONTE: i-ETC: ISEL Academic Journal of Electronics, Telecommunications and Computers, VOLUME: 4, NÚMERO: 1
INDEXADO EM:
Handle

6
TÃTULO: A many-core overlay for high performance embedded computing on FPGAS
AUTORES: Mário Véstias; Horácio Neto;
PUBLICAÇÃO: 2014, FONTE: 1st International Workshop on FPGAs for Software Programmers (FSP 2014)
AUTORES: Mário Véstias; Horácio Neto;
PUBLICAÇÃO: 2014, FONTE: 1st International Workshop on FPGAs for Software Programmers (FSP 2014)
INDEXADO EM:
Handle

7
TÃTULO: Decimal division using the newton-raphson method and radix-1000 arithmetic
AUTORES: Vestias, MP; Neto, HC;
PUBLICAÇÃO: 2013, FONTE: Embedded Systems Design with FPGAs
AUTORES: Vestias, MP; Neto, HC;
PUBLICAÇÃO: 2013, FONTE: Embedded Systems Design with FPGAs
INDEXADO EM:
Scopus

8
TÃTULO: Decimal Division Using the Newton–Raphson Method and Radix-1000 Arithmetic
AUTORES: Mário P Véstias; Horácio C Neto;
PUBLICAÇÃO: 2012, FONTE: Embedded Systems Design with FPGAs
AUTORES: Mário P Véstias; Horácio C Neto;
PUBLICAÇÃO: 2012, FONTE: Embedded Systems Design with FPGAs
INDEXADO EM:
CrossRef

9
TÃTULO: Dynamically Reconfigurable Networks-on-Chip Using Runtime Adaptive Routers
AUTORES: Mário P Véstias; Horácio C Neto;
PUBLICAÇÃO: 2010, FONTE: Dynamic Reconfigurable Network-on-Chip Design - Innovations for Computational Processing and Communication
AUTORES: Mário P Véstias; Horácio C Neto;
PUBLICAÇÃO: 2010, FONTE: Dynamic Reconfigurable Network-on-Chip Design - Innovations for Computational Processing and Communication
INDEXADO EM:
CrossRef

10
TÃTULO: Metodologia de projecto de SoC configuráveis baseados em redes intra-chip
AUTORES: Mário Véstias;
PUBLICAÇÃO: 2005
AUTORES: Mário Véstias;
PUBLICAÇÃO: 2005
INDEXADO EM:
Handle
