Nuno Filipe Valentim Roma


AuthID: R-000-DNS

Publicações Confirmadas: 140



131
TÍTULO: Automatic synthesis of motion estimation processors based on a new class of hardware architectures
AUTORES: Roma, N ; Sousa, L ;
PUBLICAÇÃO: 2003, FONTE: IEEE Workshop on Signal Processing, Systems Design and Implementation (SiPS 01) in JOURNAL OF VLSI SIGNAL PROCESSING SYSTEMS FOR SIGNAL IMAGE AND VIDEO TECHNOLOGY, VOLUME: 34, NÚMERO: 3
INDEXADO EM: Scopus WOS DBLP CrossRef: 1
NO MEU: ORCID
132
TÍTULO: Customisable core-based architectures for real-time motion estimation on FPGAs
AUTORES: Roma, N ; Dias, T; Sousa, L ;
PUBLICAÇÃO: 2003, FONTE: 13th International Conference on Field-Programmable Logic and Applications (FPL 2003) in FIELD-PROGRAMMABLE LOGIC AND APPLICATIONS, PROCEEDINGS, VOLUME: 2778
INDEXADO EM: Scopus WOS DBLP CrossRef: 9
NO MEU: ORCID
133
TÍTULO: Fast transcoding architectures for insertion of non-regular shaped objects in the compresse DCT-domain  Full Text
AUTORES: Roma, N ; Sousa, L ;
PUBLICAÇÃO: 2003, FONTE: SIGNAL PROCESSING-IMAGE COMMUNICATION, VOLUME: 18, NÚMERO: 8
INDEXADO EM: WOS
134
TÍTULO: Fast transcoding architectures for insertion of non-regular shaped objects in the compressed DCT-domain
AUTORES: Nuno Roma ; Leonel Sousa ;
PUBLICAÇÃO: 2003, FONTE: Signal Process. Image Commun., VOLUME: 18, NÚMERO: 8
INDEXADO EM: Scopus DBLP CrossRef: 2
NO MEU: ORCID
135
TÍTULO: Efficient and configurable full-search block-matching processors  Full Text
AUTORES: Roma, N ; Sousa, L ;
PUBLICAÇÃO: 2002, FONTE: IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY, VOLUME: 12, NÚMERO: 12
INDEXADO EM: Scopus WOS DBLP CrossRef: 33
NO MEU: ORCID
136
TÍTULO: Insertion of irregular-shaped logos in the compressed DCT domain
AUTORES: Roma, N ; Sousa, L ;
PUBLICAÇÃO: 2002, FONTE: 14th International Conference on Digital Signal Processing (DSP 2002) in DSP 2002: 14TH INTERNATIONAL CONFERENCE ON DIGITAL SIGNAL PROCESSING PROCEEDINGS, VOLS 1 AND 2, VOLUME: 1
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID
137
138
TÍTULO: Parameterizable hardware architectures for automatic synthesis of motion estimation processors
AUTORES: Roma, N ; Sousa, L ;
PUBLICAÇÃO: 2001, FONTE: IEEE Workshop on Signal Processing, Systems Design and Implementation (SiPS 01) in SIPS 2001: IEEE WORKSHOP ON SIGNAL PROCESSING SYSTEMS: DESIGN AND IMPLEMENTATION
INDEXADO EM: Scopus WOS
NO MEU: ORCID | CIÊNCIAVITAE
139
TÍTULO: In the development and evaluation of specialized processors for computing high-order 2-D image moments in real-time
AUTORES: Roma, N ; Sousa, L ;
PUBLICAÇÃO: 2000, FONTE: 5th IEEE International Workshop on Computer Architectures for Machine Perception (CAMP 2000) in 5TH INTERNATIONAL WORKSHOP ON COMPUTER ARCHITECTURES FOR MACHINE PERCEPTION, PROCEEDINGS
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID
140
TÍTULO: Low-power array architectures for motion estimation
AUTORES: Leonel Sousa ; Nuno Roma ;
PUBLICAÇÃO: 1999, FONTE: MMSP
INDEXADO EM: Scopus DBLP CrossRef: 17
NO MEU: ORCID
Página 14 de 14. Total de resultados: 140.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2026 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service