João Paulo de Castro Canas Ferreira


AuthID: R-000-7A5

Publicações Confirmadas: 95



31
TÍTULO: Generation of Customized Accelerators for Loop Pipelining of Binary Instruction Traces  Full Text
AUTORES: Paulino, NMC ; Ferreira, JC ; Cardoso, JMP ;
PUBLICAÇÃO: 2017, FONTE: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOLUME: 25, NÚMERO: 1
INDEXADO EM: Scopus WOS DBLP CrossRef: 6
NO MEU: ORCID
32
TÍTULO: MICPRO DSD 2015 special issue  Full Text
AUTORES: Ferreira, JC ; Kitsos, P;
PUBLICAÇÃO: 2017, FONTE: MICROPROCESSORS AND MICROSYSTEMS, VOLUME: 52
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID
33
TÍTULO: Towards a Type 0 Hypervisor for Dynamic Reconfigurable Systems
AUTORES: Janssen, B; Korkmaz, F; Derya, H; Hubner, M; Ferreira, ML ; Ferreira, JC ;
PUBLICAÇÃO: 2017, FONTE: International Conference on Reconfigurable Computing and FPGAs (ReConFig) in 2017 INTERNATIONAL CONFERENCE ON RECONFIGURABLE COMPUTING AND FPGAS (RECONFIG)
INDEXADO EM: WOS DBLP CrossRef
NO MEU: ORCID
34
TÍTULO: A Precise and Hardware-Efficient Time Synchronization Method for Wearable Wired Networks  Full Text
AUTORES: Fardin Derogarian; Joao Canas Ferreira ; Vitor Grade G Tavares ;
PUBLICAÇÃO: 2016, FONTE: IEEE SENSORS JOURNAL, VOLUME: 16, NÚMERO: 5
INDEXADO EM: Scopus WOS CrossRef: 2
NO MEU: ORCID | ResearcherID
35
TÍTULO: A small fully digital open-loop clock and data recovery circuit for wired BANs  Full Text
AUTORES: Derogarian, F; Ferreira, JC ; Tavares, VG ;
PUBLICAÇÃO: 2016, FONTE: INTERNATIONAL JOURNAL OF CIRCUIT THEORY AND APPLICATIONS, VOLUME: 44, NÚMERO: 3
INDEXADO EM: Scopus WOS DBLP CrossRef: 1
NO MEU: ORCID
36
TÍTULO: An FPGA Implementation of a Long Short-Term Memory Neural Network
AUTORES: Ferreira, JC ; Fonseca, J;
PUBLICAÇÃO: 2016, FONTE: International Conference on Reconfigurable Computing and FPGAs (ReConFig) in 2016 INTERNATIONAL CONFERENCE ON RECONFIGURABLE COMPUTING AND FPGAS (RECONFIG16)
INDEXADO EM: Scopus WOS DBLP CrossRef: 42
NO MEU: ORCID
37
TÍTULO: Dynamically Reconfigurable FFT Processor for Flexible OFDM Baseband Processing
AUTORES: Ferreira, ML ; Barahimi, A ; Ferreira, JAC ;
PUBLICAÇÃO: 2016, FONTE: 11th IEEE International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS) in 2016 11TH IEEE INTERNATIONAL CONFERENCE ON DESIGN & TECHNOLOGY OF INTEGRATED SYSTEMS IN NANOSCALE ERA (DTIS)
INDEXADO EM: Scopus WOS DBLP CrossRef: 4
NO MEU: ORCID
38
TÍTULO: Dynamically Reconfigurable LTE-compliant OFDM Modulator for Downlink Transmission
AUTORES: Mario Lopes Ferreira ; Amin Barahimi ; Joao Canas Ferreira ;
PUBLICAÇÃO: 2016, FONTE: 31st Conference on Design of Circuits and Integrated Systems (DCIS) in 2016 CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS 2016)
INDEXADO EM: Scopus WOS CrossRef: 10
NO MEU: ORCID | ResearcherID
39
TÍTULO: Reconfigurable FPGA-Based FFT Processor for Cognitive Radio Applications
AUTORES: Mário Lopes Ferreira ; Amin Barahimi ; João Canas Ferreira ;
PUBLICAÇÃO: 2016, FONTE: ARC, VOLUME: 9625
INDEXADO EM: Scopus DBLP CrossRef: 11
NO MEU: ORCID
40
TÍTULO: Scalable hardware architecture for disparity map computation and object location in real-time  Full Text
AUTORES: Santos, PM ; Ferreira, JC ; Matos, JS ;
PUBLICAÇÃO: 2016, FONTE: JOURNAL OF REAL-TIME IMAGE PROCESSING, VOLUME: 11, NÚMERO: 3
INDEXADO EM: Scopus WOS DBLP CrossRef: 3
NO MEU: ORCID
Página 4 de 10. Total de resultados: 95.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2026 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service