João Paulo de Castro Canas Ferreira


AuthID: R-000-7A5

Publicações Confirmadas: 95



71
TÍTULO: Creation of Partial FPGA Configurations at Run-Time
AUTORES: Silva, ML; Ferreira, JC ;
PUBLICAÇÃO: 2010, FONTE: 13th Euromicro Conference on Digital System Design on Architectures, Methods and Tools in 13TH EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN: ARCHITECTURES, METHODS AND TOOLS
INDEXADO EM: Scopus WOS DBLP CrossRef: 4
NO MEU: ORCID
72
TÍTULO: Erlang Inspired Hardware  Full Text
AUTORES: Paulo Ferreira ; João Canas Ferreira ; José Carlos Alves ;
PUBLICAÇÃO: 2010, FONTE: FPL
INDEXADO EM: Scopus DBLP CrossRef: 1
NO MEU: ORCID
73
TÍTULO: FPGA-based real-time disparity computation and object location
AUTORES: Santos, PM ; Ferreira, JC ;
PUBLICAÇÃO: 2010, FONTE: 28th Norchip Conference, NORCHIP 2010 in 28th Norchip Conference, NORCHIP 2010
INDEXADO EM: Scopus CrossRef: 3
NO MEU: ORCID | ResearcherID
74
TÍTULO: FPGA-based rectification of stereo images
AUTORES: João G P Rodrigues; João Canas Ferreira ;
PUBLICAÇÃO: 2010, FONTE: DASIP
INDEXADO EM: Scopus DBLP CrossRef: 7
NO MEU: ORCID
75
TÍTULO: Run-time Generation of Partial Configurations for Arithmetic Expressions  Full Text
AUTORES: Miguel L Silva; Joao Canas Ferreira ;
PUBLICAÇÃO: 2010, FONTE: 53rd Midwest Symposium on Circuits and Systems (MWSCAS 2010) in 53RD IEEE INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | ResearcherID
76
TÍTULO: Non-Rectangular Reconfigurable Cores for System-on-Chip
AUTORES: Pedro Alves; Joao Canas Ferreira ;
PUBLICAÇÃO: 2009, FONTE: Conference on VLSI Circuits and Systems IV in VLSI CIRCUITS AND SYSTEMS IV, VOLUME: 7363
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | ResearcherID
77
TÍTULO: GENERATION OF PARTIAL FPGA CONFIGURATIONS AT RUN-TIME
AUTORES: Silva, ML; Ferreira, JC ;
PUBLICAÇÃO: 2008, FONTE: International Conference on Field Programmable and Logic Applications in 2008 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE AND LOGIC APPLICATIONS, VOLS 1 AND 2
INDEXADO EM: Scopus WOS DBLP CrossRef: 15
NO MEU: ORCID
78
TÍTULO: Generation of hardware modules for run-time reconfigurable hybrid CPU/FPGA systems  Full Text
AUTORES: Silva, ML; Ferreira, JC ;
PUBLICAÇÃO: 2007, FONTE: 20th International Conference on Design of Ciruits and Integrated Systems in IET COMPUTERS AND DIGITAL TECHNIQUES, VOLUME: 1, NÚMERO: 5
INDEXADO EM: Scopus WOS DBLP CrossRef: 7
NO MEU: ORCID
79
TÍTULO: Exploiting dynamic reconfiguration of platform FPGAs: implementation issues  Full Text
AUTORES: Miguel L Silva; João Canas Ferreira ;
PUBLICAÇÃO: 2006, FONTE: IPDPS, VOLUME: 2006
INDEXADO EM: Scopus DBLP CrossRef: 3
NO MEU: ORCID
80
TÍTULO: Support for partial run-time reconfiguration of platform FPGAs  Full Text
AUTORES: Silva, ML; Ferreira, JC ;
PUBLICAÇÃO: 2006, FONTE: JOURNAL OF SYSTEMS ARCHITECTURE, VOLUME: 52, NÚMERO: 12
INDEXADO EM: Scopus WOS DBLP CrossRef: 21
NO MEU: ORCID
Página 8 de 10. Total de resultados: 95.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2026 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service