José Carlos Alves Pereira Monteiro


AuthID: R-000-85F

Publicações Confirmadas: 134



111
TÍTULO: Power optimized Viterbi Decoder implementation throught architectural transforms
AUTORES: Portela, J; Monteiro, J ;
PUBLICAÇÃO: 2001, FONTE: 14th Symposium on Integrated Circuits and Systems Design in 14TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN, PROCEEDINGS
INDEXADO EM: WOS
NO MEU: ResearcherID
112
TÍTULO: FSM decomposition by direct circuit manipulation applied to low power design
AUTORES: Monteiro, JC ; Oliveira, AL ;
PUBLICAÇÃO: 2000, FONTE: 2000 Asia and South Pacific Design Automation Conference, ASP-DAC 2000 in Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC
INDEXADO EM: Scopus DBLP CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
113
TÍTULO: Integrating dynamic power management in the design flow
AUTORES: Mota, A; Ferreira, N; Oliveira, A ; Monteiro, J ;
PUBLICAÇÃO: 2000, FONTE: IFIP 10th International Conference on Very Large Scale Integration (VLSI 99) in VLSI: SYSTEMS ON A CHIP, VOLUME: 34
INDEXADO EM: WOS DBLP
114
TÍTULO: Observability analysis of embedded software for coverage-directed validation
AUTORES: Costa, JC; Devadas, S; Monteiro, JC ;
PUBLICAÇÃO: 2000, FONTE: IEEE/ACM International Conference on Computer Aided Design (ICCAD-2000) in ICCAD - 2000 : IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER AIDED DESIGN
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
115
TÍTULO: A probabilistic approach for RT-level power modeling
AUTORES: Costa, J; Monteiro, J ; Silveira, L. Miguel ; Devadas, S;
PUBLICAÇÃO: 1999, FONTE: 6th IEEE International Conference on Electronics, Circuits and Systems, ICECS 1999 in Proceedings of the IEEE International Conference on Electronics, Circuits, and Systems, VOLUME: 2
INDEXADO EM: Scopus CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
116
TÍTULO: Assignment and reordering of incompletely specified pattern sequences targetting minimum power dissipation
AUTORES: Flores, P ; Costa, J; Neto, H ; Monteiro, J ; Marques Silva, J ;
PUBLICAÇÃO: 1999, FONTE: 12th International Conference on VLSI Design in TWELFTH INTERNATIONAL CONFERENCE ON VLSI DESIGN, PROCEEDINGS
INDEXADO EM: Scopus WOS DBLP CrossRef: 30 Unpaywall
NO MEU: ORCID | ResearcherID | CIÊNCIAVITAE
117
TÍTULO: Finite state machine decomposition for low power  Full Text
AUTORES: Monteiro, JC ; Oliveira, AL ;
PUBLICAÇÃO: 1998, FONTE: 35th Design Automation Conference in 1998 DESIGN AUTOMATION CONFERENCE, PROCEEDINGS
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | ResearcherID | CIÊNCIAVITAE
118
TÍTULO: Power estimation under user-specified input sequences and programs  Full Text
AUTORES: Monteiro, J ; Devadas, S;
PUBLICAÇÃO: 1998, FONTE: INTEGRATED COMPUTER-AIDED ENGINEERING, VOLUME: 5, NÚMERO: 2
INDEXADO EM: Scopus WOS
NO MEU: ORCID | ResearcherID | CIÊNCIAVITAE
119
TÍTULO: Power optimization of combinational modules using self-timed precomputation
AUTORES: Mota, A; Monteiro, J ; Oliveira, A ;
PUBLICAÇÃO: 1998, FONTE: IEEE International Symposium on Circuits and Systems (ISCAS 98) in ISCAS '98 - PROCEEDINGS OF THE 1998 INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-6, VOLUME: 2
INDEXADO EM: Scopus WOS
NO MEU: ORCID | ResearcherID | CIÊNCIAVITAE
120
TÍTULO: Sequential logic optimization for low power using input-disabling precomputation architectures  Full Text
AUTORES: Monteiro, J ; Devadas, S; Ghosh, A;
PUBLICAÇÃO: 1998, FONTE: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOLUME: 17, NÚMERO: 3
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | ResearcherID | CIÊNCIAVITAE
Página 12 de 14. Total de resultados: 134.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2025 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service