José Carlos Alves Pereira Monteiro


AuthID: R-000-85F

Publicações Confirmadas: 134



121
TÍTULO: Computer-Aided Design Techniques for Low Power Sequential Logic Circuits
AUTORES: José Monteiro ; Srinivas Devadas;
PUBLICAÇÃO: 1997
INDEXADO EM: CrossRef: 18 Openlibrary
NO MEU: ORCID | CIÊNCIAVITAE
122
TÍTULO: Estimation of average switching activity in combinational logic circuits using symbolic simulation  Full Text
AUTORES: Monteiro, J ; Devadas, S; Ghosh, A; Keutzer, K; White, J;
PUBLICAÇÃO: 1997, FONTE: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOLUME: 16, NÚMERO: 1
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | ResearcherID | CIÊNCIAVITAE
123
TÍTULO: Switching activity estimation using limited depth reconvergent path analysis
AUTORES: Costa, JC; Monteiro, JC ; Devadas, S;
PUBLICAÇÃO: 1997, FONTE: 1997 International Symposium on Low Power Electronics and Design in 1997 INTERNATIONAL SYMPOSIUM ON LOW POWER ELECTRONICS AND DESIGN, PROCEEDINGS
INDEXADO EM: Scopus WOS
NO MEU: ORCID | ResearcherID | CIÊNCIAVITAE
124
TÍTULO: Power estimation methods for sequential logic circuits (vol 3, pg 404, 1995)  Full Text
AUTORES: Tsui, CY; Monteiro, J ; Pedram, M; Devadas, S; Despain, AM; Lin, B;
PUBLICAÇÃO: 1996, FONTE: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOLUME: 4, NÚMERO: 4
INDEXADO EM: WOS
NO MEU: ResearcherID
125
TÍTULO: Scheduling techniques to enable power management  Full Text
AUTORES: Monteiro, J ; Devadas, S; Ashar, P; Mauskar, A;
PUBLICAÇÃO: 1996, FONTE: 33rd Design Automation Conference in 33RD DESIGN AUTOMATION CONFERENCE, PROCEEDINGS 1996
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | ResearcherID | CIÊNCIAVITAE
126
TÍTULO: Techniques for power estimation and optimization at the logic level: A survey  Full Text
AUTORES: Monteiro, J ; Devadas, S;
PUBLICAÇÃO: 1996, FONTE: JOURNAL OF VLSI SIGNAL PROCESSING SYSTEMS FOR SIGNAL IMAGE AND VIDEO TECHNOLOGY, VOLUME: 13, NÚMERO: 2-3
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID | ResearcherID | CIÊNCIAVITAE
127
TÍTULO: Power estimation methods for sequential logic circuits  Full Text
AUTORES: Chi-Ying Tsui, ; Monteiro, J ; Massoud Pedram, ; Srinivas Devadas, ; A.M Despain; Lin, B;
PUBLICAÇÃO: 1995, FONTE: IEEE Transactions on Very Large Scale Integration (VLSI) Systems - IEEE Trans. VLSI Syst., VOLUME: 3, NÚMERO: 3
INDEXADO EM: CrossRef
NO MEU: ORCID | CIÊNCIAVITAE
128
TÍTULO: POWER ESTIMATION METHODS FOR SEQUENTIAL LOGIC-CIRCUITS  Full Text
AUTORES: TSUI, CY; MONTEIRO, J ; PEDRAM, M; DEVADAS, S; DESPAIN, AM; LIN, B;
PUBLICAÇÃO: 1995, FONTE: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOLUME: 3, NÚMERO: 3
INDEXADO EM: Scopus WOS
NO MEU: ResearcherID
129
TÍTULO: Techniques for the power estimation of sequential logic circuits under user-specified input sequences and programs
AUTORES: Jose Monteiro ; Srinivas Devadas;
PUBLICAÇÃO: 1995, FONTE: Proceedings of the 1995 International Symposium on Low Power Design in Proceedings of the International Symposium on Low Power Design
INDEXADO EM: Scopus
NO MEU: ORCID | CIÊNCIAVITAE
130
TÍTULO: Bitwise encoding of finite state machines
AUTORES: Jose Monteiro ; James Kukula; Srinivas Devadas; Horacio Neto;
PUBLICAÇÃO: 1994, FONTE: Proceedings of the 7th International Conference on VLSI Design in Proceedings of the IEEE International Conference on VLSI Design
INDEXADO EM: Scopus
NO MEU: ORCID | CIÊNCIAVITAE
Página 13 de 14. Total de resultados: 134.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2025 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service