Mário Pereira Véstias
AuthID: R-000-CZ3
1
TÃTULO: Fast and Accurate System for Onboard Target Recognition on Raw SAR Echo Data
AUTORES: Gustavo Jacinto; Mário Véstias; Paulo Flores ; Rui Policarpo Duarte;
PUBLICAÇÃO: 2025
AUTORES: Gustavo Jacinto; Mário Véstias; Paulo Flores ; Rui Policarpo Duarte;
PUBLICAÇÃO: 2025
2
TÃTULO: Enhancing Airport Traffic Flow: Intelligent System Based on VLC, Rerouting Techniques, and Adaptive Reward Learning Full Text
AUTORES: Vieira, Manuela; Vieira, Manuel Augusto; Galvao, Goncalo; Louro, Paula; Fantoni, Alessandro; Vieira, Pedro; Vestias, Mario;
PUBLICAÇÃO: 2025, FONTE: SENSORS, VOLUME: 25, NÚMERO: 9
AUTORES: Vieira, Manuela; Vieira, Manuel Augusto; Galvao, Goncalo; Louro, Paula; Fantoni, Alessandro; Vieira, Pedro; Vestias, Mario;
PUBLICAÇÃO: 2025, FONTE: SENSORS, VOLUME: 25, NÚMERO: 9
3
TÃTULO: PT-Float: A Floating-Point Unit with Dynamically Varying Exponent and Fraction Sizes
AUTORES: de Sousa, Jose T.; Lopes, Joao D.; Serodio, Micaela; Neto, Horacio C.; Vestias, Mario P.;
PUBLICAÇÃO: 2024, FONTE: 31st Symposium on Computer Arithmetic (ARITH) in PROCEEDINGS 2024 IEEE 31ST SYMPOSIUM ON COMPUTER ARITHMETIC, ARITH 2024
AUTORES: de Sousa, Jose T.; Lopes, Joao D.; Serodio, Micaela; Neto, Horacio C.; Vestias, Mario P.;
PUBLICAÇÃO: 2024, FONTE: 31st Symposium on Computer Arithmetic (ARITH) in PROCEEDINGS 2024 IEEE 31ST SYMPOSIUM ON COMPUTER ARITHMETIC, ARITH 2024
INDEXADO EM: 
Scopus 
WOS
Scopus WOS4
TÃTULO: High-Performance Embedded System for Onboard Object Detection in Hyperspectral Images
AUTORES: Mário Véstias; José Nascimento;
PUBLICAÇÃO: 2024, FONTE: Artificial Intelligence and Image and Signal Processing for Remote Sensing XXX 2024 in Proceedings of SPIE - The International Society for Optical Engineering, VOLUME: 13196
AUTORES: Mário Véstias; José Nascimento;
PUBLICAÇÃO: 2024, FONTE: Artificial Intelligence and Image and Signal Processing for Remote Sensing XXX 2024 in Proceedings of SPIE - The International Society for Optical Engineering, VOLUME: 13196
INDEXADO EM: Scopus
Scopus5
TÃTULO: Decimal multiplication in FPGA with a novel decimal adder/subtractor
AUTORES: Mário Véstias; Horácio C Neto;
PUBLICAÇÃO: 2021, FONTE: Algorithms, VOLUME: 14, NÚMERO: 7
AUTORES: Mário Véstias; Horácio C Neto;
PUBLICAÇÃO: 2021, FONTE: Algorithms, VOLUME: 14, NÚMERO: 7
INDEXADO EM: 
Handle
Handle6
TÃTULO: Stochastic theater: stochastic datapath generation framework for fault-tolerant IoT sensors
AUTORES: Rui P Duarte; Mário Véstias; Carlos Carvalho; João Casaleiro;
PUBLICAÇÃO: 2018, FONTE: i-ETC: ISEL Academic Journal of Electronics, Telecommunications and Computers, VOLUME: 4, NÚMERO: 1
AUTORES: Rui P Duarte; Mário Véstias; Carlos Carvalho; João Casaleiro;
PUBLICAÇÃO: 2018, FONTE: i-ETC: ISEL Academic Journal of Electronics, Telecommunications and Computers, VOLUME: 4, NÚMERO: 1
INDEXADO EM: Handle
Handle7
TÃTULO: A many-core overlay for high performance embedded computing on FPGAS
AUTORES: Mário Véstias; Horácio Neto;
PUBLICAÇÃO: 2014, FONTE: 1st International Workshop on FPGAs for Software Programmers (FSP 2014)
AUTORES: Mário Véstias; Horácio Neto;
PUBLICAÇÃO: 2014, FONTE: 1st International Workshop on FPGAs for Software Programmers (FSP 2014)
INDEXADO EM: Handle
Handle8
TÃTULO: Decimal division using the newton-raphson method and radix-1000 arithmetic
AUTORES: Vestias, MP; Neto, HC;
PUBLICAÇÃO: 2013, FONTE: Embedded Systems Design with FPGAs
AUTORES: Vestias, MP; Neto, HC;
PUBLICAÇÃO: 2013, FONTE: Embedded Systems Design with FPGAs
INDEXADO EM: Scopus
Scopus9
TÃTULO: Decimal Division Using the Newton–Raphson Method and Radix-1000 Arithmetic
AUTORES: Mário P Véstias; Horácio C Neto;
PUBLICAÇÃO: 2012, FONTE: Embedded Systems Design with FPGAs
AUTORES: Mário P Véstias; Horácio C Neto;
PUBLICAÇÃO: 2012, FONTE: Embedded Systems Design with FPGAs
INDEXADO EM: 
CrossRef
CrossRef10
TÃTULO: Dynamically Reconfigurable Networks-on-Chip Using Runtime Adaptive Routers
AUTORES: Mário P Véstias; Horácio C Neto;
PUBLICAÇÃO: 2010, FONTE: Dynamic Reconfigurable Network-on-Chip Design - Innovations for Computational Processing and Communication
AUTORES: Mário P Véstias; Horácio C Neto;
PUBLICAÇÃO: 2010, FONTE: Dynamic Reconfigurable Network-on-Chip Design - Innovations for Computational Processing and Communication
INDEXADO EM: CrossRef
CrossRef