Leonel Augusto Pires Seabra Sousa


AuthID: R-000-93B

Publicações Confirmadas: 283



71
TÍTULO: Method to Design General RNS Reverse Converters for Extended Moduli Sets
AUTORES: Hector Pettenghi ; Ricardo Chaves ; Leonel Sousa ;
PUBLICAÇÃO: 2013, FONTE: IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, VOLUME: 60, NÚMERO: 12
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | ResearcherID | DBLP
72
TÍTULO: Monitoring Performance and Power for Application Characterization with the Cache-Aware Roofline Model
AUTORES: Diogo Antão; Luís Taniça; Aleksandar Ilic; Frederico Pratas; Pedro Tomás ; Leonel Sousa ;
PUBLICAÇÃO: 2013, FONTE: Parallel Processing and Applied Mathematics - 10th International Conference, PPAM 2013, Warsaw, Poland, September 8-11, 2013, Revised Selected Papers, Part I, VOLUME: 8384
INDEXADO EM: DBLP CrossRef: 4
NO MEU: ORCID | DBLP
73
TÍTULO: Multi-level Parallelization of Advanced Video Coding on Hybrid CPU plus GPU Platforms
AUTORES: Svetislav Momcilovic; Nuno Roma ; Leonel Sousa ;
PUBLICAÇÃO: 2013, FONTE: 18th International Conference on Euro-Par Parallel Processing in EURO-PAR 2012: PARALLEL PROCESSING WORKSHOPS, VOLUME: 7640
INDEXADO EM: WOS
74
TÍTULO: On the Design of RNS Reverse Converters for the Four-Moduli Set {2(n)+1, 2(n)-1, 2(n), 2(n+1)+1}  Full Text
AUTORES: Leonel Sousa ; Samuel Antao; Ricardo Chaves ;
PUBLICAÇÃO: 2013, FONTE: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOLUME: 21, NÚMERO: 10
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | ResearcherID | DBLP
75
TÍTULO: Open the Gates: Using High-level Synthesis Towards Programmable LDPC Decoders on FPGAs
AUTORES: Pratas, F; Andrade, J; Falcao, G ; Silva, V; Sousa, L ;
PUBLICAÇÃO: 2013, FONTE: IEEE Global Conference on Signal and Information Processing (GlobalSIP) in 2013 IEEE GLOBAL CONFERENCE ON SIGNAL AND INFORMATION PROCESSING (GLOBALSIP)
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | DBLP
76
TÍTULO: Randomised multi-modulo residue number system architecture for double-and-add to prevent power analysis side channel attacks
AUTORES: Jude Angelo Ambrose; Hector Pettenghi ; Darshana Jayasinghe; Leonel Sousa ;
PUBLICAÇÃO: 2013, FONTE: IET CIRCUITS DEVICES & SYSTEMS, VOLUME: 7, NÚMERO: 5
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: DBLP
77
TÍTULO: RNS Reverse Converters for Moduli Sets With Dynamic Ranges up to (8n+1)-bit
AUTORES: Hector Pettenghi ; Ricardo Chaves ; Leonel Sousa ;
PUBLICAÇÃO: 2013, FONTE: IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, VOLUME: 60, NÚMERO: 6
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | ResearcherID | DBLP
78
TÍTULO: Scalable Unified Transform Architecture for Advanced Video Coding Embedded Systems  Full Text
AUTORES: Tiago Dias; Sebastian Lopez; Nuno Roma ; Leonel Sousa ;
PUBLICAÇÃO: 2013, FONTE: INTERNATIONAL JOURNAL OF PARALLEL PROGRAMMING, VOLUME: 41, NÚMERO: 2
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID | ResearcherID | DBLP
79
TÍTULO: Stressing the BER simulation of LDPC codes in the error floor region using GPU clusters
AUTORES: Falcao, G ; Andrade, J; Silva, V; Yamagiwa, S; Sousa, L ;
PUBLICAÇÃO: 2013, FONTE: 10th IEEE International Symposium on Wireless Communication Systems 2013, ISWCS 2013 in Proceedings of the International Symposium on Wireless Communication Systems
INDEXADO EM: Scopus
NO MEU: ORCID
80
TÍTULO: Stressing the BER simulation of LDPC codes in the error floor region using GPU clusters
AUTORES: Gabriel Falcão Paiva Fernandes; Joao Andrade; Vítor Manuel Mendes da Silva; Shinichi Yamagiwa; Leonel Sousa ;
PUBLICAÇÃO: 2013, FONTE: ISWCS 2013, The Tenth International Symposium on Wireless Communication Systems, Ilmenau, TU Ilmenau, Germany, August 27-30, 2013
INDEXADO EM: DBLP
NO MEU: DBLP
Página 8 de 29. Total de resultados: 283.

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2025 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service