Hector Pettenghi Roldan


AuthID: R-000-XX8

Publicações Confirmadas: 8



1
TÍTULO: DARNS: A Randomized Multi-modulo RNS Architecture for Double-and-Add in ECC to prevent Power Analysis Side Channel Attacks
AUTORES: Ambrose, JA; Pettenghi, H ; Sousa, L ;
PUBLICAÇÃO: 2013, FONTE: 18th Asia and South Pacific Design Automation Conference (ASP-DAC) in 2013 18TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC)
INDEXADO EM: Scopus WOS DBLP CrossRef: 2
NO MEU: ORCID
2
TÍTULO: Method to Design General RNS Reverse Converters for Extended Moduli Sets
AUTORES: Pettenghi, H ; Chaves, R ; Sousa, L ;
PUBLICAÇÃO: 2013, FONTE: IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, VOLUME: 60, NÚMERO: 12
INDEXADO EM: Scopus WOS DBLP CrossRef: 19
NO MEU: ORCID
3
TÍTULO: Randomised multi-modulo residue number system architecture for double-and-add to prevent power analysis side channel attacks
AUTORES: Ambrose, JA; Pettenghi, H ; Jayasinghe, D; Sousa, L ;
PUBLICAÇÃO: 2013, FONTE: IET CIRCUITS DEVICES & SYSTEMS, VOLUME: 7, NÚMERO: 5
INDEXADO EM: Scopus WOS DBLP CrossRef: 5
NO MEU: ORCID
4
TÍTULO: RNS Reverse Converters for Moduli Sets With Dynamic Ranges up to (8<i>n</i>+1)-bit
AUTORES: Pettenghi, H ; Chaves, R ; Sousa, L ;
PUBLICAÇÃO: 2013, FONTE: IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, VOLUME: 60, NÚMERO: 6
INDEXADO EM: Scopus WOS DBLP CrossRef: 38
NO MEU: ORCID
5
TÍTULO: Efficient implementation of multi-moduli architectures for Binary-to-RNS conversion
AUTORES: Pettenghi, H ; Sousa, L ; Ambrose, JA;
PUBLICAÇÃO: 2012, FONTE: 17th Asia and South Pacific Design Automation Conference (ASP-DAC) in 2012 17TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC)
INDEXADO EM: Scopus WOS DBLP CrossRef: 4
NO MEU: ORCID
6
TÍTULO: RNS Arithmetic Units for Modulo {2^n+-k}
AUTORES: Pedro Miguens Matutino; Héctor Pettenghi ; Ricardo Chaves ; Leonel Sousa ;
PUBLICAÇÃO: 2012, FONTE: DSD
INDEXADO EM: Scopus DBLP CrossRef: 11
NO MEU: ORCID
7
TÍTULO: Improved Nanopipelined RTD Adder Using Generalized Threshold Gates
AUTORES: Hector Pettenghi ; Maria J Avedillo; Jose M Quintana;
PUBLICAÇÃO: 2011, FONTE: IEEE TRANSACTIONS ON NANOTECHNOLOGY, VOLUME: 10, NÚMERO: 1
INDEXADO EM: Scopus WOS CrossRef
NO MEU: ORCID
8
TÍTULO: An improved RNS generator 2(n) +/- k based on threshold logic
AUTORES: Hector Pettenghi ; Ricardo Chaves ; Leonel Sousa ; Maria J Avedillo;
PUBLICAÇÃO: 2010, FONTE: 18th IEEE/IFIP International Conference on VLSI and System-on-Chip in PROCEEDINGS OF THE 2010 18TH IEEE/IFIP INTERNATIONAL CONFERENCE ON VLSI AND SYSTEM-ON-CHIP
INDEXADO EM: Scopus WOS DBLP CrossRef
NO MEU: ORCID

Um espaço para investigadores e suas Instituições

Links Úteis

Ajuda

© 2026 CRACS & Inesc TEC - All Rights Reserved Política de Privacidade | Terms of Service